P波段腔体滤波器的小型化设计

　　的优化设计,减小了腔体滤波器的物理尺寸,满足了四次以上谐波要求。同时通过对谐振器的变形设计大大减小同轴腔体的加载尺寸,使滤波器耐功率能力和自身散热能力得到极大提高。在P波段实现了滤波器小损耗、高抑制、大功率,很好地满足了工程上的苛刻指标要求。并介绍了设计方法及其设计原理,对其特性进行了理论分析,给出了设计结果。大批量流水线生产,无需太多调试,按首件调试后的尺寸重复装配指标一致性好、可靠性高。

　　众所周知,滤波器是雷达系统中不可缺少的选频器件之一。特别是在有源相控阵雷达系统中,DAM中每一个收发通道的后面都需要有一组接收预选[1]和发射滤波器。滤波器性能的好坏,直接影响雷达系统的抗干扰能力、对外杂散和谐波抑制能力。且一部雷达系统对滤波器的用量需求相当大,所以对于P波段雷达系统来说,研制出小体积、重量轻、驻波小、低损耗、高矩形系数和高次谐波抑制能力的滤波器尤为重要。

　　由于本滤波器的工作频率低、功率容量大且技术指标要求苛刻。一般的LC、介质、声表等滤波器可以实现低频段的小型化,但很难实现小损耗和大功率;微带或带状线滤波器可实现宽带和系统要求的大功率,但在P波段很难实现小型化,导致其高次谐波抑制能力差;螺旋腔体滤波器可以实现小型化和大功率,但很难实现宽带;只有同轴梳状腔体滤波器可以选择,但常规的同轴梳状滤波器也很难实现高次谐波的抑制。而本文中的接收滤波器要求二次谐波、三次谐波都在80 dB以上;发射滤波器考虑到有大功率要求,滤波器的阶数不宜过多,否则功率容量会受影响。

　　通常,同轴腔体带通滤波器中心导体长度选择约为λ0/2(λ0为通带中心频率对应的波长),特性阻抗Zc为75Ω[2]可实现小损耗,接入点位置离短路面高度为L1。将六腔分解为(1,2),(2,3),(3,4),(4,5),(5,6)五对耦合腔。用5对理想耦合线表示,其单线Ω。考虑到实际腔体中存在损耗,耦合线对的奇偶模阻抗分别为(Ze12,Zo12),(Ze23,Zo23),(Ze34,Zo34),(Ze45,Zo45),(Ze56,Zo56),输入输出线阻抗为ZIO,构造结构模型如图1所示。一对互相耦合的同轴腔之间的耦合系数可以用其奇偶模特性阻抗表示为

　　再采用宽带滤波器设计方法和设计思路[2-3],利用可快速综合出各设计参数。将初始参数确定后,在高频设计软件中建立如图2所示的仿真模型,得到滤波器的最初设计曲线。再利用其优化功能进行图3中的各参数优化,优化后尺寸仅仅是常规腔体滤波器尺寸的1/3。七阶滤波器仿线所示,七阶滤波器实测结果如图5所示。

　　滤波器矩形系数好,二、三、四次谐波满足80 dB以上,无需太多调试,指标重复性好。

　　滤波器的结构比一般无源器件复杂,且种类繁多,分析起来较困难。更重要的是,带通滤波器一般都是谐振结构,由于反复振荡,谐振器内的电磁场和

　　比一般无源器件高许多,随之造成损耗功率也大得多。尤其在窄带滤波器的强谐振结构内部,场强往往可以达到端接传输线即馈线处的好几倍。于是,带通滤波器的功率容量问题和其他无源器件相比变得更为严峻和苛刻。带通滤波器内各谐振器排列顺序、摆放位置各不相同,它们所承受的场强和产生的损耗也不均匀,分析带通滤波器功率容量时必须找到对整体性能影响最大的谐振器,然后再作进一步分析。谐振器内部的电磁波无例外地处于驻波状态,即谐振器的场分布及热分布不像一般传输器件那样沿传播方向是均匀的。于是,不仅应当找到对滤波器性能起最关键作用的谐振器,而且应当找到该谐振器内部的场强最大点、最热点等关键位置。另一点值得特别注意的是,传输器件的功率容量一般仅随工作频率缓慢变化,而带通滤波器的功率容量随着自身频率响应发生快速变化,通带中心、边带、阻带内的功率承载能力相差悬殊。因此,在预测带通滤波器功率容量时,不但应当充分利用相应传输线结构功率容量评估理论的现有结果,而且应当从带通滤波器、谐振器本身的特性入手,更有效地抓住滤波器功率容量问题的实质。

　　本滤波器工作对功率容量要求高,主要考虑的工程因素有:海拔高度,驻波系数,工作环境的温度、湿度、物品污染。为确保可靠性,再留余量3 d B。发射支路上的滤波器,所需耐功率如下:峰功率2103 W,平均功率694.1 W。从本滤波器的指标可以分析出,要实现滤波器二、三、四次高次谐波必须要进行谐振器的小型化设计。而P波段的频率低,谐振器的谐振频率决定其体积较大,且要满足2103 W峰功率、694.1 W平均功率要求,所以如何设计滤波器的谐振器成为本滤波器设计重点和难点。

　　根据系统分析出的功率要求,按式(4)初步设计出谐振器的腔体尺寸,再采用以下方法来减小谐振器的尺寸:

　　(1)滤波器开路端进行电容加载(功率容量小时谐振器的长度可与加载调谐杆尺寸相当)。

　　(2)谐振杆和调谐钉之间加耐功率的介质材料,增加滤波器Q值,减小滤波器体积;同时减小调谐钉的加载深度;另外谐振杆和调谐钉之间的距离较小,介质加载避免了外因造成的调谐钉和谐振杆短路。

　　(3)根据滤波器的带宽和阶数选择谐振器的形式,一般UIR形适合带宽宽、阶数少的情况,相同带宽在阶数较多的情况下可采用SIR形式[4-5],SIR形式可灵活控制高次谐波和缩减腔体尺寸。

　　(4)在方法(1)的基础上进行谐振器的变形,如图2所示的T形或U形端,T形端面和U形端面与腔体形成大电容,可进一步减小谐振器同轴电容加载深度[6],且本身的散热效果更好。

　　采用上述方法实现了P波段滤波器的小型化,从而实现了高次谐波的抑制,且功率容量满足雷达系统提出的苛刻指标要求。

　　p为大气压强;τp为脉冲宽度;Leff为有效扩散路径(≈2倍间隙);击穿场强Ep=2.26×106V/m。

　　图6给出了输入端用2 800 W功率激励时的强分布结果。图7给出了P波段大功率滤波器的实物图。

　　本文设计了一种低频段的大功率腔体滤波器,经过仿真和实测结果对比表明,滤波器实现了结构紧凑、通带内的插入损耗小且带外抑制和高次谐波抑制能力强。在P波段实现了滤波器的小型化,高抑制、大功率,很好地满足了工程上的苛刻指标需求。经过大批量的流水线生产制造,按首件调试后的尺寸重复装配指标一致性好、调试量少、可靠性高,已经过某雷达系统的充分验证。

　　，利用加载电容的原理，在盖板一侧添加矩形金属柱，增大了耦合电容，缩小了相邻谐振腔之间的距离，从而实现了

　　的设计 /

　　是无线电通信系统中的一类关键无源器件。近年来，随着微波技术的迅速发展，无线电通信频率资源日益紧张，这就对

　　的设计 /

　　，具体特性如下： 10 bit并行码调谐（TTL电平兼容） 双调谐0.1dB切比雪夫响应 跳频速度10us 密集分段等步进跳频 超短

　　都采用波导形式，有插损小,Q值高的优点,但是外形尺寸大，不容易直接集成在收发机的盒子中；

　　的设计解析 /

　　设计 /

　　【国产FPGA+OMAPL138开发板体验】（原创）5.FPGA的AI加速源代码

　　【米尔-全志T113-i开发板试用】JPG硬件编码的实现、YUV转换neon加速和对比测试

　　【先楫HPM5361EVK开发板试用体验】(原创)6.手把手实战红外线传感器源代码